MVD TRAINING

Détail

Description

Ce cours vous permet de connaître l'architecture et la méthodologie de conception de Versal™ ACAP.

Dates

• 20 sept. 2021
EN LIGNE

S'inscrire

Détail

Description

Ce cours présente le réseau sur puce (NoC) Versal™ ACAP aux utilisateurs familiers des dispositifs Xilinx. En plus de fournir une vue d'ensemble des principaux composants du dispositif Versal, le cours illustre comment le NoC est utilisé pour déplacer efficacement les données au sein du dispositif.

Dates

• 22 sept. 2021
EN LIGNE

S'inscrire

Détail

Description

Ce cours décrit l'architecture du moteur AI Versal™, comment programmer les moteurs AI (programmation à un seul noyau et programmation à plusieurs noyaux à l'aide de graphiques de flux de données), le flux de conception du système et les interfaces qui peuvent être utilisées pour les mouvements de données dans le moteur d'AI Versal™. Il démontre également comment utiliser les caractéristiques intrinsèques avancées du MAC, la bibliothèque du moteur IA pour un développement plus rapide et les fonctionnalités avancées dans la mise en œuvre de graphiques de flux de données statiques, comme l'utilisation de flux, de flux en cascade, de contraintes d'emplacement de la mémoire tampon, de paramétrage d'exécution et d'API pour mettre à jour et/ou lire les paramètres d'exécution.

Dates

• 13 sept. 2021
EN LIGNE

S'inscrire

Détail

Description

Cet atelier présente les outils et les techniques nécessaires à la conception et au développement de logiciels à l'aide de la plate-forme logicielle unifiée Vitis™. L'accent est mis sur ce cours : Révision des bases de l'utilisation de la plate-forme Vitis Migration des projets SDK existants vers la plateforme Vitis Développer des applications logicielles en utilisant la plate-forme Vitis

Dates

• 11 juin 2021
EN LIGNE

S'inscrire

Détail

Description

Ce cours apprend à développer, déboguer et profiler des applications C/C++ et RTL nouvelles ou existantes dans l'environnement logiciel unifié Vitis™ ciblant à la fois les centres de données (DC) et les applications embarquées. Apprenez également à exécuter des conceptions sur la carte accélératrice Xilinx Alveo™ en utilisant Nimbix Cloud.

Dates

S'inscrire

Détail

Description

Ce cours fournit une introduction approfondie à l'outil de synthèse de haut niveau (HLS) Vitis™.

Dates

• 09 juin 2021
EN LIGNE

S'inscrire

Détail

Description

Cette formation s'adresse à ceux qui débute une conception embarqué à base de Zynq™-7000 ou de Zynq UltraScale+™ MPSoC ou même de MicroBlaze™. L'Architecture Système, la Conception Matérielle et Logicielle, ainsi que l'utilisation des outils sont abordés à travers théorie et exercices sur carte ZedBoard ou ZCU104 au choix.

Dates

• 26 juil. 2021
SEVRES (92)

S'inscrire

Détail

Description

Cette formation adresse les concepts les plus avancées utilisés lors d'une conception matériel d'un SoC à base de Zynq™-7000 (debug AXI, AXI-Streaming, Contrôleurs mémoire, DMA et boot du composant). Cette formation s'adresse à ceux qui ont déja une expérience de l'architecture et de développement matériel et logiciel sur Zynq-7000 et qui souhaitent confirmer et approfondir leurs connaissances.

Dates

S'inscrire

Détail

Description

Formation sur l'architecture des composants Zynq UltraScale+™ de Xilinx qui embarque un dual/quad ARM® Cortex™-A53MP et un dual ARM® Cortex™-R5MP.

Dates

• 10 mai 2021
EN LIGNE

S'inscrire

Détail

Description

Formation sur la conception matérielle et logicielle des composants Zynq UltraScale+™ de Xilinx qui embarque un dual/quad ARM® Cortex™-A53MP et un dual ARM® Cortex™-R5MP.

Dates

• 10 mai 2021
EN LIGNE

S'inscrire

Détail

Description

Formation sur la distribution linux embarqué de Xilinx™ (Petalinux)

Dates

• 02 août 2021
EN LIGNE

S'inscrire

Détail

Description

Pour ceux qui ne sont pas initiés à la conception FPGA, ce cours contribue à la conception d'un design FPGA, qui comprend la création d'un projet Vivado Design Suite avec des fichiers sources, la simulation de la conception, l'exécution d'affectations de broches, l'application de contraintes de timing de base, la synthèse, la mise en œuvre et le débogage de la conception.

Dates

• 17 mai 2021
EN LIGNE

S'inscrire

Détail

Description

Formation sur les contraintes de timing au format XDC (SDC), l'analyse statique de timing, les bonnes pratiques de conception d'un FPGA Xilinx (UltraFast Design Methodology) et l'utilisation avancée de la suite Vivado™

Dates

• 21 juin 2021
EN LIGNE

S'inscrire

Détail

Description

Comprendre comment générer et assembler des partitions reconfigurables afin de pouvoir (re)configurer partiellement et dynamiquement un FPGA Xilinx™

Dates

• 02 sept. 2021
EN LIGNE

S'inscrire

Détail

Description

Comprendre l'architecture des FPGAs Xilinx™ Ultrascale et UltraScale+ afin d'utiliser efficacement les ressources

Dates

• 07 juin 2021
EN LIGNE

S'inscrire

Détail

Description

Apprendre à utiliser efficacement l’architecture des FPGAs Xilinx™ Serie-7 (Spartan-7, Artix-7, Kintex-7, Virtex-7)

Dates

• 07 juil. 2021
EN LIGNE

S'inscrire

Détail

Description

Ce cours donne un aperçu des capacités de bloc dur pour la famille Zynq® UltraScale+™ RFSoC avec un accent particulier sur les blocs RF Data Converter et Soft-Decision FEC.

Dates

• 28 juin 2021
PLAISANCE (31)

S'inscrire

Détail

Description

Cette formation permet de bien comprendre les ressources des FPGAs Xilinx™ pour l’implémentation des algorithmes de traitement numérique du signal.

Dates

• 31 août 2021
EN LIGNE

S'inscrire

Détail

Description

Dans ce cours de deux jours, vous apprendrez à utiliser des transceivers série dans votre série 7, UltraScale ™, UltraScale + ™ FPGA ou Zynq® UltraScale + MPSoC. Vous identifiez et utilisez les caractéristiques des blocs d'émetteurs-récepteurs série, tels que l'encodage 8B / 10B et 64B / 66B, le chnnel bonding, la correction de l'horloge et la détection des comma.

Dates

• 12 juil. 2021
EN LIGNE

S'inscrire

Détail

Description

Cette formation explique la mise en œuvre matérielle du core PCI-e de Xilinx™

Dates

Sur demande

Détail

Description

Toute la vulgarisation nécessaire à la compréhension d'un réseau Ethernet

Dates

Sur demande

Détail

Description

analyse de la spécification Ethernet avec le modèle OSI comme fil rouge

Dates

Sur demande

Détail

Description

Formation sur l'architecture générale des FPGAs Xilinx, le langage VHDL pour la synthèse et la simulation d'un FPGA Xilinx et les méthodologies de base (asynchronisme, IP Catalog, contraintes basiques - timing, IOs -, analyse statique de timing)

Dates

• 14 juin 2021
EN LIGNE

S'inscrire

Détail

Description

Cette formation s'adresse à ceux qui maîtrisent l'un des deux langages de synthèse RTL (VHDL ou Verilog) et qui souhaitent comprendre et/ou utiliser l'autre langage (VHDL ou Verilog) dans leurs développements.

Dates

• 05 juil. 2021
EN LIGNE

S'inscrire