MVD TRAINING

Logo du site MVD Training

Centre de Formation Agrée Xilinx

Expert Technologie Xilinx

fr eng
  • Accueil
  • Formation
    • Présentation
    • ACAP Xilinx
      • Atelier : Démarrer avec Versal®
      • Versal® Architecture & NOC
      • Versal® AI Engine
    • Vitis Xilinx
      • Atelier : Démarrer avec l'outil Vitis
      • Accélération des applications avec Vitis
      • Synthèse de haut niveau avec l'outil Vitis HLS
    • SoC & MPSoC Xilinx
      • SoC Zynq-7000®
      • MPSoC Zynq® UltraScale+™
      • PetaLinux™
    • FPGA Xilinx
      • Vivado Design Suite
      • Approfondissement Architectures
    • Traitement du Signal sur RFSoC et FPGA
      • Concevoir avec le Zynq UltraScale+ RFSoC
      • Fonctions DSP
    • Connectivité
      • Transceivers Multi-Gigabit
      • PCI Express
    • Langages HDL
      • VHDL
      • Mise à jour VHDL vers Verilog et Verilog vers VHDL
  • Planning
  • Pré-Inscription
  • Qui Sommes-nous
    • Présentation
    • Contact
    • Conditions de vente
    • Livret Accueil

MVD Training

Consultez notre agenda de formations Demandez-nous une formation sur mesure

‹ ›

Prochaines formations

Conception avec Dynamic Function eXchange (DFX) à l'aide de la Vivado Design Suite

04-06 juillet[inscription]

EN LIGNE

Atelier : Démarrer avec la plate-forme Xilinx Versal ACAP (Langue Francaise) 9h - 17h CET

29 juillet[inscription]

EN LIGNE

Concevoir avec l'ACAP de Versal : architecture et méthodologie et NoC

17-20 octobre[inscription]

EN LIGNE

Calendrier des formations

+

ACAP Xilinx

ACAP Xilinx

ACAPs Versal

+
Vitis Xilinx

Vitis Xilinx

Plate-forme logicielle unifiée de Vitis

+
SoC Xilinx

SoC Xilinx

Zynq, Zynq MPSoC, HLx, PetaLinux

+
FPGA Xilinx

FPGA Xilinx

Ultrascale, Vivado, Série-7,...

+
DSP

RFSoC & DSP

Traitement du Signal sur RFSoC et FPGA

+
Connectivité

Connectivité

Liens Séries Multi-Gigabits, PCI-e

+
Langage HDL

Langage HDL

Langage de description matériel

+
  • Accueil
  • Qui Sommes-nous
  • Contact
  • CGV

MVD Training © 2021