Zynq UltraScale+™ MPSoC : Architecture Système, Conception Matérielle et Logicielle
(ref.E_ZUPAHS)
4 jours - 28 heures
Objectifs
- À l'issue de cette formation, vous aurez les compétences nécessaires pour :
- 1 - Décrire l'architecture de haut niveau des appareils
- 2 - Définir l'implémentation sous-jacente de l'unité de traitement des applications (APU) et de l'unité de traitement en temps réel (RPU) afin d'exploiter au mieux leurs capacités.
- 3 - Utiliser efficacement les stratégies de gestion de l'alimentation et tirer parti des capacités de l'unité de gestion de la plate-forme (PMU).
- 4 - Identifier les mécanismes permettant de sécuriser et de faire fonctionner le système en toute sécurité
- 5 - Définir des séquences de démarrage adaptées aux besoins du système
- 6 - Identifier les situations dans lesquelles un hyperviseur doit être utilisé.
- 7 - Distinguer les environnements de multitraitement asymétrique (AMP) et de multitraitement symétrique (SMP).
Prérequis
- Compréhension de l'architecture Zynq™-7000
- Familiarité avec les systèmes d'exploitation embarqués
Publics Concernés
- Techniciens et Ingénieurs en électronique numérique
- Toutes nos formations étant données à distance, sont accessibles aux personnes à mobilité réduite.
- Notre partenaire AGEFIPH nous accompagne pour mettre en place les adaptations nécessaires liées à votre handicap.
Notes
- Date de version : 20/12/2021
Chapitres
Objectif 1
- Zynq UltraScale + MPSoC Vue d'ensemble {Lecture, Lab}
Objectif 2
- Unité de traitement de l'application Zynq UltraScale + MPSoC {Lecture, Lab}
- Unité de traitement en temps réel Zynq UltraScale + MPSoC {Lecture, Lab}
- Zynq UltraScale + MPSoC DDR et QoS {Lecture, Lab}
- Zynq UltraScale + Cohérence du système MPSoC {Lecture}
- QEMU {Lecture, Lab}
Objectif 3
- Zynq UltraScale + MPSoC Power Management {Lecture, lab}
- Zynq UltraScale + MPSoC PMU {Lecture, lab}
Objectif 4
- Zynq UltraScale + MPSoC Security and Software {Lecture}
- Zynq UltraScale + Protection du système MPSoC {Lecture}
- ARM TrustZone Technology {Lecture}
Objectif 5
- Zynq UltraScale + MPSoC Booting {Lecture, Lab}
Objectif 6
- Architecture du logiciel MultiProcessor {Lecture}
- Zynq UltraScale + MPSoC HW-SW Virtualization {Lecture}
- Xen Hypervisor {Lecture} (paires avec OpenAMP, mais pas SMP)
Objectif 7
- OpenAMP {Lecture} (paires avec le Xen Hypervisor, mais pas SMP)
- Linux {Lecture}
- Yocto {Lecture}
- Bibliothèque Open Source (Linux) {Lecture, Lab}
- FreeRTOS {Lecture, Lab}
Moyens Pedagogiques
- Formation Inter-entreprise en ligne:
Modalités de suivi et appréciation des résultats
- Fiches de présence émargées
- Questionnaire d’appréciation
- Fiche d'évaluation portant sur :
- Questionnaire technique
- Résultat des Travaux pratiques
- Validation des Objectifs
- Remise d'une attestation avec évaluation des acquis
Encadrement
- Formateur agréé AMD : Ingénieur Electronique et Télécommunication ENSIL
- Expert FPGA AMD – Langage VHDL/Verilog – Design RTL
- Expert SoC & MPSoC AMD – Langage C/C++ – Design Systèmes
- Expert DSP & RFSoC AMD – HLS - Matlab - Design DSP RF
- Expert Versal AMD – Engins AI – Architecte Système Hétérogènes
PC Recommandé
- Configuration logicielle :
- Configuration matérielle :
- Ordinateur récent (i5 ou i7)
- OS Linux 64-bits
- Minimum 16Go de mémoire vive
- Résolution d'affichage recommandée 1920x1080