L'essentiel de la conception embarquée pour les composants Xilinx Zynq™-7000 et Zynq MPSoC
(ref.E_ZAHS)
4 jours - 28 heures
Objectifs
- Après avoir terminé cette formation, vous aurez les compétences nécessaires pour:
- 1 - Décrire l'architecture et les composants embarqués de Xilinx
- 2 - Décrire les différents outils qui englobent un design intégré Xilinx
- 3 - Sélectionner et définir efficacement une interface entre le système processeur (PS) et la logique programmable (PL)
- 4 - Concevoir un système efficace en exploitant les ressources matérielles et logicielles
- 5 - Utiliser les outils de débogage
- 6 - Démarrer vos projets de manière autonome
- 7 - Maintenir et mettre à jour la conception d'IP basé sur l'interface AXI et son driver
- 8 - Découvrir les OS et écrire une application Linux
Prérequis
- Expérience en conception d'architecture de systèmes numériques
- Compréhension de base des architectures microprocesseur et FPGA
- Compréhension de base de la programmation en C
- Connaissances de base de la modélisation HDL
Publics Concernés
- Techniciens et Ingénieurs en électronique numérique
- Toutes nos formations étant données à distance, sont accessibles aux personnes à mobilité réduite.
- Notre partenaire AGEFIPH nous accompagne pour mettre en place les adaptations nécessaires liées à votre handicap.
Notes
- Date de version : 20/12/2021
Chapitres
Objectif 1
- Méthode de conception UltraFast intégrée {Lecture}
- Présentation de l'architecture Zynq-7000 {Lecture}
- Présentation de l'architecture Zynq UltraScale + MPSoC {Lecture}
- Présentation de l'architecture du processeur MicroBlaze {Lecture}
Objectif 2
- Vue d'ensemble du développement de matériel intégré {Lecture}
- Utilisation de l'outil IP Integrator {Lecture, Lab}
- Vue d'ensemble du développement de logiciels intégrés {Lecture}
- Conduite de l'outil Vitis {Lecture, Lab}
- Débogueur système {Lecture, Lab}
Objectif 3
- A l’intérieur de l’APU (Application Processor Unit) {Lecture, Lab}
- Périphériques d’entrée/sortie du processeur {Lecture}
- Introduction à l’AXI {Lecture}
- Interfaces AXI PS/PL {Lecture, Lab}
- AXI: Connexion d'AXI IP {Lecture}
- Développement de plate-forme logicielle autonome {Lecture, Lab}
Objectif 4
- Introduction aux interruptions {Lecture}
- Interruptions: Considérations relatives au logiciel {Lecture, Lab}
- Ressources mémoires du Zynq {Lecture}
- DMA {Lecture, Lab}
- Atteindre les objectifs de performance {Lecture}
- À l'aide de Scripts de liaison {Lecture, Lab}
Objectif 5
- Debug d’un Zynq {Lecture, Lab}
Objectif 6
- Démarrage d’un Zynq {Lecture, Lab}
Objectif 7
- Utilisation de l'Assistant Créer et importer pour créer une nouvelle IP AXI {Lecture, Lab}
- Vérification avec l'AXI BFM {Lecture, Lab}
- Comprendre les pilotes de périphériques {Lecture}
- Pilotes de périphériques personnalisés {Lecture, Lab}
Objectif 8
- Systèmes d'exploitation: Introduction et concepts {Lecture}
- Linux: une introduction de haut niveau {Lecture}
- Vue d'ensemble du développement d'applications logicielles Linux {Lecture, Lab}
Moyens Pedagogiques
- Formation Inter-entreprise en ligne:
Modalités de suivi et appréciation des résultats
- Fiches de présence émargées
- Questionnaire d’appréciation
- Fiche d'évaluation portant sur :
- Questionnaire technique
- Résultat des Travaux pratiques
- Validation des Objectifs
- Remise d'une attestation avec évaluation des acquis
Encadrement
- Formateur agréé XILINX : Ingénieur Electronique et Télécommunication ENSIL
- Expert FPGA XILINX – Langage VHDL/Verilog – Design RTL
- Expert SoC & MPSoC XILINX – Langage C/C++ – Design Systèmes
- Expert DSP & RFSoC XILINX – HLS - Matlab - Design DSP RF
- Expert ACAP XILINX – Engins AI – Architecte Système Hétérogènes
PC Recommandé
- Configuration logicielle :
- Configuration matérielle :
- Ordinateur récent (i5 ou i7)
- OS Linux 64-bits (Windows 10 compatible)
- Minimum 16Go de mémoire vive
- Résolution d'affichage recommandée 1920x1080