Accélération des applications avec l'environnement logiciel unifié Vitis

(ref.AI_ACCEL)

2 jours - 14 heures

Objectifs

  • Après avoir suivi cette formation complète, vous aurez les compétences nécessaires pour
    • Décrire comment l'architecture FPGA se prête au calcul parallèle
    • Expliquer comment l'environnement logiciel unifié de Vitis aide les développeurs de logiciels à se concentrer sur les applications
    • Décrire le modèle d'exécution de Vitis (API OpenCL)
    • Analyser le modèle de mémoire de l'API OpenCL
    • Créer des noyaux à partir de C, C++ ou RTL IP en utilisant l'assistant de création de noyaux RTL
    • Appliquer les techniques d'optimisation du code hôte et du noyau
    • Déplacer efficacement les données entre le noyau et la mémoire globale
    • Établir le profil de la conception à l'aide de l'outil d'analyse Vitis

Partenaires

xilinx atp

Prérequis

  • Connaissance de base de l'architecture FPGA Xilinx
  • A l'aise avec le langage de programmation C/C++
  • Flux de développement logiciel

Configurations

  • Configuration logicielle :
    • Vitis unified software platform 2020.1
  • Configuration matérielle :
    • Ordinateur récent (i5 ou i7)
    • OS Linux 64-bits
    • Minimum 16Go de mémoire vive
    • Résolution d'affichage recommandée 1920x1080

Contenu

Introduction à la plate-forme logicielle unifiée de Vitis

Aperçu de l'outil Vitis IDE

Flux de la ligne de commande Vitis

Introduction à l'accélération matérielle

Aperçu des cartes d'accélération des centres de données Alveo

Carte d'accélération Alveo Solutions des partenaires de l'écosystème Vue d'ensemble

Démarrer avec les cartes accélératrices des centres de données Alveo

Introduction au nuage de Nimbix

Modèle d'exécution de Vitis et XRT

Synchronisation

Introduction à NDRanges

Travailler avec NDRanges

Profilage

Débogage

Introduction aux noyaux basés sur C/C++

Utilisation de l'assistant du noyau RTL pour réutiliser l'IP existante comme Accélérateurs

Méthodologie d'optimisation

Optimisation du noyau basé sur C/C

Optimisation du code d'hôte

Optimiser les performances de la conception

Bibliothèques accélérées Vitis

Moyens Pedagogiques

  • Formation en classe :
    • Présentiel
    • Présentation par vidéo projecteur
    • Fourniture de matériel de cours en format PDF
  • Formation virtuelle :
    • Formation en ligne
    • Présentation par Webex
    • Fourniture de matériel de cours en format PDF

Encadrement

  • Formateur agréé XILINX : Ingénieur Electronique et Télécommunication ENSIL
    • Expert FPGA XILINX – Langage VHDL/Verilog – Design RTL
    • Expert SoC & MPSoC XILINX – Langage C/C++ – Design Systèmes
    • Expert DSP & RFSoC XILINX – HLS - Matlab - Design DSP RF
    • Expert ACAP XILINX – Engins AI – Architecte Système Hétérogènes

Modalités de suivi et appréciation des résultats

  • Fiches de présence émargées
  • Questionnaire d’appréciation
  • Fiche d'évaluation portant sur :
    • Questionnaire technique
    • Résultat des Travaux pratiques
    • Validation des Objectifs
  • Remise d'une attestation avec évaluation des acquis

Publics Concernés

  • Tous ceux qui ont besoin d'accélérer leurs applications logicielles en utilisant des FPGA, des SoC (tels que les SoC Zynq®-7000, Zynq UltraScale+™ MPSoCs), et Versal™ ACAPs