Concevoir avec l'ACAP de Versal : architecture et méthodologie et NoC

(ref.ACAP_ARC)

4 jours - 28 heures

Objectifs

  • Après avoir suivi cette formation complète, vous aurez les compétences nécessaires pour :
    • Décrire l'architecture de Versal ACAP à un haut niveau.
    • Décrire les différents moteurs du dispositif Versal ACP
    • utiliser les différents blocs de l'architecture Versal pour créer des systèmes complexes
    • Effectuer une simulation et un débogage au niveau du système
    • Identifier et appliquer différentes méthodologies de conception
    • Identifier les principaux composants du network on chip dans le ACAP de Versal.
    • Inclure les composants nécessaires pour accéder au NoC depuis le PL
    • Configurer la QoS de la connexion pour un mouvement efficace des données.

Partenaires

xilinx atp

Prérequis

  • Aisance avec le langage de programmation C/C++
  • Flux de développement logiciel Vitis™ IDE
  • Flux de développement matériel avec la suite de conception Vivado®.
  • Connaissance de base des FPGA UltraScale™/UltraScale+™ et des MPSoC Zynq® UltraScale+

Configurations

  • Configuration logicielle :
    • Vitis unified software platform 2020.2
    • PetaLinux 2020.2
  • Configuration matérielle :
    • Ordinateur récent (i5 ou i7)
    • OS Linux 64-bits
    • Minimum 16Go de mémoire vive
    • Résolution d'affichage recommandée 1920x1080

Contenu

Aperçu de l'architecture

Flux d'outils de conception

Moteurs adaptables (PL)

Système de traitement

PMC et Boot et configuration

Ressources SelectIO

Architecture d'horloge

Interruptions du système

Temporisateurs, compteurs et RTC

Flux de construction du logiciel

Pile logicielle

Moteur DSP

Moteur d'intelligence artificielle

Mémoire du dispositif

Interfaces de programmation

Partitionnement d'applications

PCI Express et CCIX

Emetteurs-récepteurs série

Solutions d'alimentation et thermiques

Débogage

Fonctions de sécurité

Simulation de systèmes

Méthodologie de conception de systèmes

Introduction et concepts NoC

Architecture NoC

Présentation du flux d'outils de conception

Contrôleur de mémoire DDR NoC

Optimisation des performances du NoC

Migration de la conception du système

Moyens Pedagogiques

  • Formation en classe :
    • Présentiel
    • Présentation par vidéo projecteur
    • Fourniture de matériel de cours en format PDF
  • Formation virtuelle :
    • Formation en ligne
    • Présentation par Webex
    • Fourniture de matériel de cours en format PDF

Encadrement

  • Formateur agréé XILINX : Ingénieur Electronique et Télécommunication ENSIL
    • Expert FPGA XILINX – Langage VHDL/Verilog – Design RTL
    • Expert SoC & MPSoC XILINX – Langage C/C++ – Design Systèmes
    • Expert DSP & RFSoC XILINX – HLS - Matlab - Design DSP RF
    • Expert ACAP XILINX – Engins AI – Architecte Système Hétérogènes

Modalités de suivi et appréciation des résultats

  • Fiches de présence émargées
  • Questionnaire d’appréciation
  • Fiche d'évaluation portant sur :
    • Questionnaire technique
    • Résultat des Travaux pratiques
    • Validation des Objectifs
  • Remise d'une attestation avec évaluation des acquis

Publics Concernés

  • Développeurs de logiciels et de matériel, architectes de systèmes et toute personne souhaitant se familiariser avec l'architecture du dispositif Versal ACAP de Xilinx