MVD TRAINING

Logo du site MVD Training

Centre de Formation Agréé AMD

Formation / Conseil / Expertise

sur les Technologies AMD

Logo du badge AMD
fr
eng
  • HOME
  • Formation
    • Présentation
    • Adaptatif Versal™ Gen1 & Gen2
      • Versal™ Gen1 & Gen2 Architecture, Outils et méthodologie
      • Versal™ Gen1 & Gen2 AI Engines
      • Connectivité Versal™ Gen1 & Gen2
    • Logiciels Embarqués
      • Conception Logicielle avec l'outil Vitis
      • Conception Logicielle avec PetaLinux™
    • Adaptatif SoCs
      • Conception embarquée pour les SoCs AMD
    • Vivado™ & FPGA
      • AMD Vivado™ & Vitis HLS
      • Architectures FPGA
      • Connectivités FPGA
    • Traitement du Signal sur RFSoC et FPGA
      • Conception avec le Zynq™ UltraScale+ RFSoC
      • Traitement du Signal sur FPGA
    • Langages HDL
      • VHDL
      • Mise à jour VHDL vers Verilog et Verilog vers VHDL
  • Orientation
  • Planning
  • Pré-Inscription
  • Qui Sommes-nous
    • Présentation
    • Qualiopi
    • Contact
    • Conditions de vente
    • Livret Accueil
    • Réglement Intérieur
‹›

PLANNING

Consultez notre agenda de formations

Prochaines formations

L'essentiel de la conception embarquée pour les composants AMD Zynq™-7000, Zynq™ MPSoC et Versal™

02-05 mars[inscription]

Lieu : EN LIGNE ---- SESSION CONFIRMEE

Conception Logicielle de systèmes embarqués avec l'outil AMD Petalinux

01-03 avril[inscription]

Lieu : EN LIGNE ---- CONFIRMATION EN ATTENTE

Concevoir avec Versal™ AI Engine (AI, AIE-ML, AIE-MLv2)

07-10 avril[inscription]

Lieu : EN LIGNE ---- CONFIRMATION EN ATTENTE

Concevoir avec Versal™ Gen1 & Gen2 : Architecture, Outils et Méthodologie

13-16 avril[inscription]

Lieu : EN LIGNE ---- CONFIRMATION EN ATTENTE

Adaptatif Versal™

Adaptatif Versal™

Gen1 & Gen2, NoC, GT, AI Engines, A72 & R5, ...

+
Logiciels Embarqués

Logiciels Embarqués

Vitis, PetaLinux, Yocto, ...

+
Adaptatif SoC

Adaptatif SoC

Zynq™, Zynq™ MPSoC

+
VIVADO FPGA

Vivado™ & FPGA

Vivado™, UltraScale+™, Vitis HLS

+
DSP

RFSoC & DSP

Traitement du Signal sur Zynq™ RFSoC et FPGA

+
Langage HDL

Langage HDL

VHDL, Verilog

+

FORMATION INTRA à la demande

DELAI D'ACCES : 2 MOIS
Demandez-nous une formation sur mesure

BESOIN D'AIDE

Consultez notre guide pour choisir votre formation

CERTIFICAT

QUALIOPI

SATISFACTION CLIENT

SATISFACTION

2025 : 94.4%

(129 Participants)

2024 : 94.7%

(115 Participants)

2023 : 91.8%

(97 Participants)

2022 : 94.1%

(172 Participants)
  • Mentions Légales
  • CGV
  • Réglement Intérieur
  • Contact

MVD Training © 2024