Mise en oeuvre du MPC55xx

(ref.003151A)

4 jours - 28 heures

Objectifs

  • Donner au chef de projet une présentation approfondie du microcontrôleur pour être en mesure d'en utiliser efficacement toutes les ressources internes
  • Donner une bonne compréhension au développeur afin de configurer facilement toutes les fonctions internes
  • Étudier l'architecture en détails :
    • Pour obtenir les meilleures performances sur la base des différents flux de données traversant le "crossbar"
    • Pour gérer l'alimentation
    • Pour utiliser efficacement tous les mécanismes de protection et de ressources sécurisées pour vos algorithmes

Partenaires

Freescale

Prérequis

  • Cette formation est adaptée aux électroniciens et informaticiens confrontés aux problèmes de la mise en œuvre d'un microcontrôleur de la famille MPC55xx

Contenu

Roadmap de la famille MPC55xx

L'architecture interne du MPC5554 (Copperhead)

Multiplexage des broches

Mapping

Les différences entre la nouvelle architecture du book E et l'architecture PowerPC classique

Le pipeline d'instructions

unités d'exécution entière et flottante

jeu d'instructions SPE, possibilité de traitement du signal, les nouveaux types de données

La MMU, la mémoire cache TLB

Assistance matérielle pour le TLB

Attributs de page WIMGE

Protection de processus

initialisation du TLB

Le cache unifiée L1, algorithme de remplacement pseudo round-robin, associatif à 8 voies

Buffer d'écriture

Les instructions liées au cache

ABI: sections

La gestion des exceptions

Les timers du coeur

Nexus

La logique de watchpoint

Jusqu'à 504 sources d'interruption

Gestion d'un vecteur logiciel ou matériel

Vecteurs de 9 bits

Préemption, gestion des priorités

IRQ externes

FMPLL

Broches de configuration

Le demi-mot de configuration

Le BAM (Boot Assist Module)

Etat de la MMU après l'exécution de BAM

Séquence d'initialisation

Interface de bus externe, brochage

Contrôleur mémoire avec support de la Flash et de la SRAM

La compatibilité avec le bus externe du MPC5xx

Prise en charge de maître externe pour accéder au mapping interne

Burst

Programmation des Chip-Selects

2 Mo de Flash

ECC intégré

Protection en mode censure

Lecture pendant les opérations d'écriture

Séquences de programmation et d'éffacement

111 kB de SRAM

Architecture de bus mémoire parallèle, accès concurrents

Priorités des maîtres programmables par esclave

64 canaux indépendants

Parking sur les ports esclaves

Descripteurs de contrôle de transfert, boucles intérieures et extérieures, fonction modulo

fonction Scatter / gather

arbitrage des canaux DMA

report des erreurs DMA

Traitement en temps réel des événements matériels, planification, schéma de priorité

Les opérations du coeur de l'eTPU

Nouvelles instructions arithmétiques, logiques et de contrôles

Introduction aux fonctions eTPU Qom, NITC, PWM, SIOP, et UART

Service de canal, calcul du temps de latence max

outils de développement eTPU, débogueur Ashware

Introduction aux fonctions supportées par les 24 canaux unifiés

Requête DMA

Sérialisation / désérialisation sur les broches

demandes d'interruption eMIOS

sous-modules Double action

Sous-modules PWM

Accumulation de temps pendant une période programmable

décodage quadrature

multiplexage des entrées analogiques

12-bit de résolution

La gestion de la file d'attente, les sources de déclenchement

schéma de priorité de la file d'attente de conversion

Temps de cycle de conversion

commande eQADC / flux de données

Interface matérielle

Correction d'erreur ADC

explication de protocole SPI, le fonctionnement maître / esclave

File d'attente de commandes

attributs par trames

séquences d'émission et de réception

Les bases de l'UART

Le double buffering

Les modes de réveil

séquences d'émission et de réception

Supporte le protocole LIN

Les bases du protocole CAN

La structure du buffer de message

Les registres de masquage

Le mode écoute

processus d'émission et de réception

Les compteurs d'erreur

Notes

  • Des supports de cours papiers seront fournis à chaque participant pendant la formation.