Atelier : Démarrer avec la plate-forme Xilinx Versal ACAP (GRATUIT)

(ref.A_START)

1 jour - 7 heures

Objectifs

  • Au cours de l'événement, on vous présentera la nouvelle plateforme Xilinx Versal ACAP et ses éléments constitutifs qui permettent une mise en œuvre flexible de systèmes accélérés. Les caractéristiques propres à Versal, telles que le moteur AI et le réseau sur puce (NoC) ainsi que les flux d'outils du logiciel unifié Vitis seront abordés. L'objectif est de vous permettre de relier vos nouvelles applications à Versal et d'explorer la plate-forme et les outils.

Partenaires

xilinx atp

Prérequis

  • Aisance avec le langage de programmation C/C++
  • Flux de développement logiciel Vitis™ IDE
  • Flux de développement matériel avec la suite de conception Vivado®.
  • Connaissance de base des FPGA UltraScale™/UltraScale+™ et des MPSoC Zynq® UltraScale+

Configurations

  • Configuration logicielle :
    • Vitis unified software platform 2021.1
    • PetaLinux 2021.1
  • Configuration matérielle :
    • Ordinateur récent (i5 ou i7)
    • OS 64-bits (Ubuntu, RedHat, Centos)
    • Minimum 16Go de mémoire vive
    • Résolution d'affichage recommandée 1920x1080

Contenu

Aperçu de l'architecture

Flux d'outils de conception

Système de traitement

Introduction et concepts du NoC

Moteur d'intelligence artificielle

Ressources SelectIO

Simulation de systèmes

Partitionnement d'applications

Moyens Pedagogiques

  • Formation virtuelle :
    • Formation en ligne
    • Présentation par Webex
    • Fourniture de matériel de cours en format PDF

Encadrement

  • Formateur agréé XILINX : Ingénieur Electronique et Télécommunication ENSIL
    • Expert FPGA/SoC/MPSoC/RFSoC/ACAP XILINX – Langages VHDL/Verilog – DSP – Design RTL - Embedded C

Publics Concernés

  • Développeurs de logiciels et de matériel, architectes de systèmes et toute personne souhaitant se familiariser avec l'architecture du dispositif Versal ACAP de Xilinx