Conception avec les familles Xilinx™ Série-7

(ref.F_7SERIE)

2 jours - 14 heures

Objectifs

  • Après avoir terminé cette formation complète, vous aurez les compétences nécessaires pour:
    • Décrire toutes les fonctionnalités du LUT à 6 entrées et la construction CLB des FPGA de la série 7
    • Spécifier les ressources CLB et les configurations de slice disponibles pour les FPGA de la série 7
    • Définir les ressources RAM, FIFO et DSP disponibles pour les FPGA de la série 7
    • Utiliser correctement le bloc E / S et les ressources SERDES
    • Identifier les ressources de routage de l'horloge et MMCM, PLL inclus dans ces familles
    • Identifier les ressources matérielles disponibles pour la mise en œuvre d'interfaces de couche physique DDR3 haute performance
    • Décrire le matériel dédié supplémentaire pour tous les membres de la famille de la série 7
    • Coder correctement votre HDL pour tirer le meilleur parti des FPGA de la série 7

Partenaires

xilinx atp

Prérequis

  • Connaissances basiques des architectures de FPGA
  • Une première expérience réussi d’une conception d’un FPGA à base de VHDL

Configurations

  • Configuration logicielle :
    • Vivado Design Suite 2020.2
  • Configuration matérielle :
    • Ordinateur récent (i5 ou i7)
    • OS Linux 64-bits (Windows 10 compatible)
    • Minimum 16Go de mémoire vive
    • Résolution d'affichage recommandée 1920x1080

Contenu

Présentation FPGA de la série 7

Architecture CLB

Slice Flip-Flops

Lab 1: Ressources CLB

Ressources mémoire

Lab 2: ressources mémoire

Ressources DSP

Lab 3: Ressources DSP

Ressources d'E / S

Lab 4: Ressources d'E / S

Clocking Resources

Lab 5: Clocking Resources

Contrôleurs de mémoire

Matériel dédié

Techniques de codage

Moyens Pedagogiques

  • Formation en classe :
    • Présentiel
    • Présentation par vidéo projecteur
    • Fourniture de matériel de cours en format PDF
  • Formation virtuelle :
    • Formation en ligne
    • Présentation par Webex
    • Fourniture de matériel de cours en format PDF

Encadrement

  • Formateur agréé XILINX : Ingénieur Electronique et Télécommunication ENSIL
    • Expert FPGA XILINX – Langage VHDL/Verilog – Design RTL
    • Expert SoC & MPSoC XILINX – Langage C/C++ – Design Systèmes
    • Expert DSP & RFSoC XILINX – HLS - Matlab - Design DSP RF
    • Expert ACAP XILINX – Engins AI – Architecte Système Hétérogènes

Modalités de suivi et appréciation des résultats

  • Fiches de présence émargées
  • Questionnaire d’appréciation
  • Fiche d'évaluation portant sur :
    • Questionnaire technique
    • Résultat des Travaux pratiques
    • Validation des Objectifs
  • Remise d'une attestation avec évaluation des acquis

Publics Concernés

  • Techniciens et Ingénieurs en électronique numérique