Zynq™ All Programmable SoC : Conception Logicielle avancée de Systèmes Embarqués

(ref.E_SWADV)

1 jour - 7 heures

Objectifs

  • Après avoir terminé cette formation complète, vous aurez les compétences nécessaires pour:
    • Mettre en œuvre une méthodologie de démarrage efficace Zynq All Programmable SoC
    • Créer une image FSBL appropriée pour flash
    • Identifier les services avancés du processeur Cortex ™ -A9 pour utiliser pleinement les fonctionnalités du Zynq All Programmable SoC
    • Analyser l'opération et les capacités du contrôleur DMA dans le Zynq All Programmable SoC
    • Examiner les différents services de bibliothèque autonomes et les capacités de performance des contrôleurs Ethernet et USB dans le Zynq All Programmable SoC
    • Décrire les services de bibliothèque autonomes disponibles pour les périphériques à faible vitesse qui sont contenus dans le programme ZSC de tous les programmes programmables de Zynq

Partenaires

xilinx atp

Prérequis

  • Expérience de développement et debug de code C
  • Formation Zynq™ All Programmable SoC : conception logicielle de systèmes embarqués (E_SW) ou connaissances équivalentes
  • Formation Zynq™ All Programmable SoC : Architecture système (E_ZSA) ou connaissances équivalentes
  • Compréhension de base de l'architecture Zynq, des architectures microprocesseur et FPGA
  • Compréhension des concepts de drivers, routines d'interruption, boot de processeur et bootloader

Configurations

  • Configuration logicielle :
    • Xilinx Vivado™ Design ou System Edition 2016.3
  • Configuration matérielle :
    • Ordinateur récent (i5 ou i7)
    • Windows 7 64b
    • Minimum 8Go de mémoire vive
    • Résolution d'affichage minimum 1024x768, recommandée 1920x1080

Contenu

Démarrage

  • Vue d'ensemble {Lecture, Lab}
  • Boot Memory Technologies {Lecture}
  • Flow {Lecture}
  • Processeurs PS {Lecture, Lab}
  • PL {Lecture, Lab}
  • Secure Boot {Lecture}
  • FSBL {Lecture}

Contrôleur général d'interruption {Lecture}

Mise en cache du processeur et SCLR {Lecture}

NEON Co-Processing {Lecture}

DMA

  • Introduction et fonctionnalités {Lecture}
  • Conception de blocs et interruptions {Lecture}
  • Lire et écrire {Lecture, Lab}

Périphériques à haute vitesse

  • Gigabit Ethernet {Lecture, Lab}
  • USB {Lecture}

Périphériques à basse vitesse

  • Vue d'ensemble {Lecture, Lab}
  • UART {Lecture}
  • CAN {Lecture}
  • I2C {Lecture}
  • SPI {Lecture}
  • SD / SDIO {Lecture}

Moyens Pedagogiques

  • Présentiel
  • Présentation par vidéo projecteur
  • Fourniture d’un support de cours au format papier

Encadrement

  • Formateur agréé XILINX : Ingénieur Electronique et Télécommunication ENSIL
    • Expert FPGA XILINX – Langage VHDL – DSP – Design RTL

Modalités de suivi et appréciation des résultats

  • Fiches de présence émargées
  • Questionnaire d’appréciation
  • Fiche d'évaluation portant sur :
    • Questionnaire technique
    • Résultat des Travaux pratiques
    • Validation des Objectifs