Zynq™ All Programmable SoC : Conception Matérielle Avancée de Systèmes Embarqués

(ref.E_HWADV)

2 jours - 14 heures

Objectifs

  • Après avoir terminé cette formation complète, vous aurez les compétences nécessaires pour:
    • Assembler un système embarqué avancé
    • Profiter des différentes fonctionnalités des processeurs Zynq All Programmable SoC et Kintex® FPGA, Cortex ™ -A9 et MicroBlaze, y compris l'interconnexion AXI et les différents contrôleurs de mémoire
    • Appliquer des techniques de débogage avancées, y compris l'utilisation de l'outil d'analyse logique Vivado pour le débogage d'un système intégré et la simulation du système HDL de modèles basés sur le processeur
    • Identifier les étapes impliquées dans l'intégration d'un contrôleur de mémoire dans un système embarqué à l'aide des processeurs Cortex-A9 et MicroBlaze
    • Intégrer un contrôleur d'interruption et un gestionnaire d'interruption dans un design intégré
    • Concevoir un système basé sur la mémoire flash et charger une image de démarrage à partir de la mémoire flash hors-puces
    • Effectuer une simulation de système HDL

Partenaires

xilinx atp

Prérequis

  • Expérience de l'outil Vivado™ et conception de FPGA
  • Formation Zynq™ All Programmable SoC : conception matérielle de systèmes embarqués (E_HW) ou connaissances équivalentes
  • Formation Zynq™ All Programmable SoC : Architecture système (E_ZSA) ou connaissances équivalentes
  • Compréhension de base des architectures microprocesseur et FPGA
  • Compréhension de base de la programmation en C
  • Connaissances de base de la modélisation HDL

Configurations

  • Configuration logicielle :
    • Xilinx Vivado™ Design ou System Edition 2016.3
  • Configuration matérielle :
    • Ordinateur récent (i5 ou i7)
    • Windows 7 64b
    • Minimum 8Go de mémoire vive
    • Résolution d'affichage minimum 1024x768, recommandée 1920x1080

Contenu

Vue d'ensemble du développement de matériel embarqué

Flux de matériel-logiciel {Lab}

Présentation du logiciel

Zynq-7000 Vue d'ensemble de la architecture SoC de tous les modules {Lab}

Présentation de l'architecture du processeur MicroBlaze {Lab}

Zynq UltraScale + MPSoC Vue d'ensemble {Lab}

Débogage

  • Introduction matérielle
  • Matériel - Filets de marquage {Lab}
  • Hardware-Software Co-Debugging (Cross-Triggering) {Lab}

Types de mémoire

  • Aperçu de la mémoire
  • Contrôleurs de bloc RAM
  • Contrôleurs de mémoire statique
  • Fonctionnement de la mémoire DDRx
  • Contrôleur de mémoire dynamique (périphérique Zynq-7000)

Concepts d'interruption

  • Introduction aux interruptions
  • Interruptions et le périphérique Zynq-7000
  • Contrôleur général d'interruption
  • Interruptions et processeur MicroBlaze
  • Contrôleur d'interruption AXI pour le processeur MicroBlaze

Concepts AXI

  • AXI Streaming: Introduction
  • MicroBlaze Processor Streaming Ports
  • AXI Streaming FIFO
  • Connexion de l'IP AXI
  • DMA

Interface PS-PL du périphérique Zynq-7000

Périphériques PS

  • Haute vitesse: USB
  • Haute vitesse: Gigabit Ethernet {Lab}
  • Basse vitesse: Vue d'ensemble {Lab}
  • Basse vitesse: CAN
  • Basse vitesse: I2C
  • Basse vitesse: SD / SDIO
  • Basse vitesse: SPI
  • Basse vitesse: UART

Logique d'utilité

Partage des ressources PS (Hardware Perspective) {Lab}

Architecture de matériel multiprocesseur

Mise en cache

Mise en cache du processeur et SCLR

Port de cohérence de l'accélérateur

Démarrage

  • Flow
  • PL {Laboratoire}
  • Génération d'image flash

QEMU: Introduction

Moyens Pedagogiques

  • Présentiel
  • Présentation par vidéo projecteur
  • Fourniture d’un support de cours au format papier

Encadrement

  • Formateur agréé XILINX : Ingénieur Electronique et Télécommunication ENSIL
    • Expert FPGA XILINX – Langage VHDL – DSP – Design RTL

Modalités de suivi et appréciation des résultats

  • Fiches de présence émargées
  • Questionnaire d’appréciation
  • Fiche d'évaluation portant sur :
    • Questionnaire technique
    • Résultat des Travaux pratiques
    • Validation des Objectifs