Zynq™ All Programmable SoC : Architecture Système

(ref.E_ZSA)

2 jours - 14 heures

Objectifs

  • Après avoir terminé cette formation complète, vous aurez les compétences nécessaires pour:
    • Décrire l'architecture et les composants qui composent le système de traitement Zynq All Programmable SoC (PS)
    • Relier un objectif de conception de l'utilisateur à la fonction, au bénéfice et à l'utilisation du Zynq All Programmable SoC
    • Sélectionner et définir efficacement une interface entre le Zynq PS et la logique programmable (PL) qui répond aux objectifs du projet
    • Analyser les compromis et les avantages de l'exécution d'une fonction en logiciel contre PL

Partenaires

xilinx atp

Prérequis

  • Expérience en conception d'architecture de systèmes numériques
  • Compréhension de base des architectures microprocesseur et FPGA
  • Compréhension de base de la programmation en C
  • Connaissances de base de la modélisation HDL

Configurations

  • Configuration logicielle :
    • Xilinx Vivado™ Design ou System Edition 2017.1
  • Configuration matérielle :
    • Ordinateur récent (i5 ou i7)
    • Windows 7 64b
    • Minimum 8Go de mémoire vive
    • Résolution d'affichage minimum 1024x768, recommandée 1920x1080

Contenu

Zynq All Programmable SoC Overview

À l'intérieur de l'unité de processeur d'application (APU)

Lab 1: Création d'une plate-forme SoC Programmable Zynq All

Périphériques d'entrée / sortie de processeur

Introduction à AXI

Zynq All Programmable SoC PS-PL Interface

Lab 2: intégration de la logique programmable sur le Zynq All Programmable SoC

Zynq All Programmable SoC Booting

Zynq toutes les ressources de mémoire SoC programmables

Réaliser des objectifs de performance

Zynq All Programmable SoC Hardware Design

Zynq All Programmable SoC Software Design

Débogage du Zynq All Programmable SoC

Lab 3: Débogage sur le Zynq All Programmable SoC

Outils et les modèles de référence Zynq All Programmable SoC

Moyens Pedagogiques

  • Présentiel
  • Présentation par vidéo projecteur
  • Fourniture d’un support de cours au format papier

Encadrement

  • Formateur agréé XILINX : Ingénieur Electronique et Télécommunication ENSIL
    • Expert FPGA XILINX – Langage VHDL – DSP – Design RTL

Modalités de suivi et appréciation des résultats

  • Fiches de présence émargées
  • Questionnaire d’appréciation
  • Fiche d'évaluation portant sur :
    • Questionnaire technique
    • Résultat des Travaux pratiques
    • Validation des Objectifs