Zynq™ All Programmable SoC : Architecture Système, Conception Matérielle et Logicielle (3 en 1)

(ref.E_ZAHS)

4 jours - 28 heures

Objectifs

  • Après avoir terminé cette formation complète, vous aurez les compétences nécessaires pour:
    • Décrire l'architecture et les composants qui composent le système de traitement Zynq All Programmable SoC (PS)
    • Relier un objectif de conception de l'utilisateur à la fonction, au bénéfice et à l'utilisation du Zynq All Programmable SoC
    • Sélectionner et définir efficacement une interface entre le Zynq PS et la logique programmable (PL) qui répond aux objectifs du projet
    • Analyser les compromis et les avantages de l'exécution d'une fonction en logiciel contre PL
    • Décrire les différents outils qui englobent un design intégré Xilinx
    • Construire rapidement un système embarqué contenant un processeur MicroBlaze ou Cortex-A9 à l'aide de l'Intégrateur Vivado IP et Assistant Personnalisation
    • Créer et intégrer un composant de système de traitement basé sur IP dans Vivado Design Suite
    • Concevoir et ajouter un périphérique personnalisé basé sur l'interface AXI au système de traitement incorporé
    • Mettre en place un environnement de conception de logiciel efficace pour un système intégré Xilinx à l'aide des outils Xilinx SDK
    • Écrire une application utilisateur de base (sous autonome ou Linux) à l'aide du Kit de développement logiciel (SDK) Xilinx et l'executer sur une plate-forme système intégrée
    • Utiliser les outils de débogage Xilinx pour résoudre les applications utilisateur
    • Appliquer des techniques logicielles pour améliorer l'opérabilité
    • Maintenir et mettre à jour les projets logiciels avec la modification du matériel

Partenaires

xilinx atp

Prérequis

  • Expérience en conception d'architecture de systèmes numériques
  • Compréhension de base des architectures microprocesseur et FPGA
  • Compréhension de base de la programmation en C
  • Connaissances de base de la modélisation HDL

Configurations

  • Configuration logicielle :
    • Xilinx Vivado™ Design ou System Edition 2017.1
  • Configuration matérielle :
    • Ordinateur récent (i5 ou i7)
    • Windows 7 64b
    • Minimum 8Go de mémoire vive
    • Résolution d'affichage minimum 1024x768, recommandée 1920x1080

Contenu

Vue d'ensemble du développement de matériel intégré {Lecture}

Méthode de conception UltraFast intégrée {Lecture}

Présentation de l'architecture Zynq AP {Lecture}

A l’intérieur de l’APU (Application Processor Unit) {Lecture, lab}

Périphériques d’entrée/sortie du processeur {Lecture}

Introduction à l’AXI {Lecture}

Interfaces AXI PS/PL {Lecture, lab}

AXI: Connexion d'AXI IP {Lecture}

Utilisation de l'Assistant Créer et importer pour créer une nouvelle adresse IP AXI {Lecture, lab}

Debug d’un Zynq AP {Lecture, lab}

Ressources mémoires du Zynq AP {Lecture}

Atteindre les objectifs de performance {Lecture}

Introduction aux interruptions {Lecture}

Démarrage d’un Zynq {Lecture}

Zynq-7000 Vue d'ensemble de l'architecture SoC Programmable {Lecture, lab}

Présentation de l'architecture du processeur MicroBlaze {Lecture, lab}

Présentation de l'architecture Zynq UltraScale + MPSoC {Lecture, lab}

Vue d'ensemble du développement de logiciels intégrés {Lecture}

Conduite de l'outil SDK {Lecture, lab}

Débogueur système {Lecture, lab}

Développement de plate-forme logicielle autonome {Lecture, lab}

Système de fichiers mémoire (autonome) {Lecture, lab}

À l'aide de Scripts de liaison {Lecture, lab}

Interruptions: Considérations relatives au logiciel {Lecture, lab}

Systèmes d'exploitation: Introduction et concepts {Lecture}

Linux: une introduction de haut niveau {Lecture}

Vue d'ensemble du développement d'applications logicielles Linux {Lecture, lab}

Vue d'ensemble du démarrage {Lecture, lab}

Profiling Overview {Lecture, lab}

Comprendre les pilotes de périphériques {Lecture}

Moyens Pedagogiques

  • Présentiel
  • Présentation par vidéo projecteur
  • Fourniture d’un support de cours au format papier

Encadrement

  • Formateur agréé XILINX : Ingénieur Electronique et Télécommunication ENSIL
    • Expert FPGA XILINX – Langage VHDL – DSP – Design RTL

Modalités de suivi et appréciation des résultats

  • Fiches de présence émargées
  • Questionnaire d’appréciation
  • Fiche d'évaluation portant sur :
    • Questionnaire technique
    • Résultat des Travaux pratiques
    • Validation des Objectifs