Zynq™ All Programmable SoC : Conception Matérielle de Systèmes Embarqués

(ref.E_HW)

2 jours - 14 heures

Objectifs

  • Après avoir terminé cette formation complète, vous aurez les compétences nécessaires pour:
    • Décrire les différents outils qui englobent un design intégré Xilinx
    • Construire rapidement un système embarqué contenant un processeur MicroBlaze ou Cortex-A9 à l'aide de l'Intégrateur Vivado IP et Assistant Personnalisation
    • Développer des applications logicielles en utilisant le kit de développement logiciel (SDK) basé sur Eclipse
    • Créer et intégrer un composant de système de traitement basé sur IP dans Vivado Design Suite
    • Concevoir et ajouter un périphérique personnalisé basé sur l'interface AXI au système de traitement incorporé
    • Simuler un périphérique personnalisé basé sur l'interface AXI à l'aide d'un modèle fonctionnel de bus (BFM)

Partenaires

xilinx atp

Prérequis

  • Expérience de l'outil Vivado™ et conception de FPGA
  • Formation Zynq™ All Programmable SoC : Architecture système (E_ZSA) ou connaissances équivalentes
  • Compréhension de base des architectures microprocesseur et FPGA
  • Compréhension de base de la programmation en C
  • Connaissances de base de la modélisation HDL

Configurations

  • Configuration logicielle :
    • Xilinx Vivado™ Design ou System Edition 2017.1
  • Configuration matérielle :
    • Ordinateur récent (i5 ou i7)
    • Windows 7 64b
    • Minimum 8Go de mémoire vive
    • Résolution d'affichage minimum 1024x768, recommandée 1920x1080

Contenu

Méthode de conception UltraFast intégrée {Lecture}

Vue d'ensemble du développement de matériel intégré {Lecture}

Utilisation de l'outil IP Integrator {Lecture, Lab}

Vue d'ensemble du développement de logiciels intégrés {Lecture}

Utilisation de l'outil SDK {Lecture, Lab}

AXI: Introduction {Lecture}

AXI: Variations {Lecture}

AXI: Transactions {Lecture, Lab}

Introduction aux interruptions {Lecture}

Interruptions: architecture et support matériel {Lecture}

AXI: Connexion d'AXI IP {Lecture}

Utilisation de l'Assistant Créer et importer pour créer une nouvelle adresse IP AXI {Lecture, Lab}

Présentation de l'architecture du processeur MicroBlaze {Lecture, Lab}

Zynq-7000 Vue d'ensemble de l'architecture SoC Programmable {Lecture, Lab}

Présentation de l'architecture Zynq UltraScale + MPSoC {Lecture, Lab}

Moyens Pedagogiques

  • Présentiel
  • Présentation par vidéo projecteur
  • Fourniture d’un support de cours au format papier

Encadrement

  • Formateur agréé XILINX : Ingénieur Electronique et Télécommunication ENSIL
    • Expert FPGA XILINX – Langage VHDL – DSP – Design RTL

Modalités de suivi et appréciation des résultats

  • Fiches de présence émargées
  • Questionnaire d’appréciation
  • Fiche d'évaluation portant sur :
    • Questionnaire technique
    • Résultat des Travaux pratiques
    • Validation des Objectifs