Vivado™ Design Suite : Outils et techniques avancés

(ref.004914A)

2 jours

Objectifs

  • Ce cours aborde les aspects les plus sophistiqués de la suite Vivado™, les analyses statiques de timing avancées, les contraintes de timing avancées pour les interfaces d’entrées/sorties source-synchrone et système-synchrone, les techniques de floorplanning pour améliorer les performances et l'utilisation de script Tcl à la fois dans le mode projet et le mode non-projet.
    • Expliquer l'analyse statique de timing avancée :
      • Impact des variations de process de fabrication
      • Analyses de timing min / max
      • Configuration des rapports de timing
    • Positionner les contraintes de timing sur les entrées/sorties ainsi que les modifications du design pour les interfaces source-synchrone et système-synchrone et analyse de timing associée
    • Utiliser les fonctionnalités les plus avancées (contraintes de placement) pour améliorer les performances
    • Créer des scripts en mode projet et mode non-projet pour la synthèse, l’implémentation et la génération des rapports personnalisés

Partenaires

xilinx atp

Prérequis

  • Connaissance intermédiaire en langage HDL et une boone expérience avec la suite Vivado™ et les FPGAs.
  • Formation Vivado™ Design Suite : Analyse statique de timing (STA) et Xilinx Design Constraints (XDC) (004913A) ou connaissances équivalentes.
  • Connaissances/expérience avec les bases du langage TCL.

Configurations

  • Configuration logicielle :
    • Xilinx Vivado™ Logic Edition 2015.3
  • Configuration matérielle :
    • Ordinateur récent (i5 ou i7)
    • Windows 7 64b
    • Minimum 8Go de mémoire vive
    • Résolution d'affichage minimum 1024x768, recommandée 1920x1080
  • Pour les formations sur site, prévoir un vidéo projecteur

Contenu

Revue de la formation Vivado Design Suite : Analyse statique de timing (STA) et Xilinx Design Constraints (XDC)

Méthodologie de conception

Analyse statique de timing avancée

Contraintes sur les IOs système-synchrone

Contraintes sur les IOs source-synchrone

  • Exercice

Introduction aux Pblocks

Techniques de Floorplanning

  • Exercice : analyse du design et floorplanning

Flow de conception en mode projet ou mode non-projet

Script en mode projet et mode non-projet

  • Exercice a : Script en mode projet
  • Exercice b : Script en mode non-projet

Notes

  • Les supports de cours seront fournis sur papier à chaque participant pendant la formation.