Vivado™ Design Suite : UltraFast Design Methodology

(ref.F_VDM)

2 jours - 14 heures

Objectifs

  • Après avoir terminé cette formation complète, vous aurez les compétences nécessaires pour:
    • Décrivre la liste de contrôle de la méthodologie de conception UltraFast ™
    • Identifier les domaines clés pour optimiser votre conception afin de répondre à vos objectifs de conception et objectifs de performance
    • Définir un design correctement contraint
    • Optimiser le code HDL pour maximiser les ressources FPGA qui sont déduites et pour atteindre vos objectifs de performance
    • Construire un reset dans votre système pour une fiabilité et une vitesse de conception optimales
    • Construire un design plus fiable qui est moins vulnérable aux problèmes de métastabilité et nécessite moins de débogage de conception plus tard dans le cycle de développement
    • Identifier les techniques de fermeture de synchronisation à l'aide de Vivado Design Suite
    • Décrire comment les techniques de méthodologie de conception UltraFast fonctionnent efficacement grâce à des études de cas et à une expérience de laboratoire

Partenaires

xilinx atp

Prérequis

  • Connaissance intermédiaire en langage HDL et une boone expérience avec la suite Vivado™ et les FPGAs.
  • Connaissances/expérience avec les designs numériques

Configurations

  • Configuration logicielle :
    • Xilinx Vivado™ Design ou System Edition 2017.1
  • Configuration matérielle :
    • Ordinateur récent (i5 ou i7)
    • Windows 7 64b
    • Minimum 8Go de mémoire vive
    • Résolution d'affichage minimum 1024x768, recommandée 1920x1080

Contenu

Méthodologie UltraFast Design: Planning {Lecture, Démo}

Méthodologie UltraFast Design: Création et analyse de conception {Lecture}

HDL Coding Techniques {Lecture}

Réinitialisation {Lecture, Lab}

Duplication Registres {Lecture}

Techniques de conception synchrone {Lecture}

Vivado Design Suite I / O Pin Planning {Lecture, Lab}

Vérification des règles de conception Vivado {Lab}

Création et emballage IP personnalisé {Lecture, lab}

Méthodologie UltraFast Design: Design Cercle {Lecture}

Méthodologie UltraFast Design: Techniques avancées {Lecture}

Baselining {Lecture, Lab, Démo}

Pipelining {Lecture, Lab}

Inférence {Lecture, Lab}

Systèmes de contrôle de révision dans Vivado Design Suite {Lecture, lab}

Circuits de synchronisation {Lecture, lab, étude de cas}

Introduction à Floorplanning {Lecture}

Optimisation physique {Lecture, lab}

Techniques de gestion de l'énergie {Lecture}

Méthodologie de débogage de Vivado Design Suite {Lecture}

Moyens Pedagogiques

  • Présentiel
  • Présentation par vidéo projecteur
  • Fourniture d’un support de cours au format papier

Encadrement

  • Formateur agréé XILINX : Ingénieur Electronique et Télécommunication ENSIL
    • Expert FPGA XILINX – Langage VHDL – DSP – Design RTL

Modalités de suivi et appréciation des résultats

  • Fiches de présence émargées
  • Questionnaire d’appréciation
  • Fiche d'évaluation portant sur :
    • Questionnaire technique
    • Résultat des Travaux pratiques
    • Validation des Objectifs