Conception d'un système Logicore PCI-Express

(ref.C_PCIE)

2 jours - 14 heures

Objectifs

  • Après avoir terminé cette formation complète, vous aurez les compétences nécessaires pour:
    • Construire un système PCIe de base en:
      • Sélectionant le noyau approprié pour votre application
      • Spécifiant les exigences d'une application de point final
      • Connectant ce point d'extrémité avec le noyau
      • Utilisant des ressources FPGA pour soutenir le noyau
      • Simulant le design
    • Identifiez les fonctionnalités avancées du protocole de spécification PCIe et du jeu de fonctionnalités

Partenaires

xilinx atp

Prérequis

  • Connaissance de la suite Vivado™
  • Connaissance intermédiaire du langage VHDL
  • Connaissance basique du standard PCI-Express ou connaissances approfondies du standard PCI ou PCI-X

Configurations

  • Configuration logicielle :
    • Xilinx Vivado™ Design ou System Edition 2017.1
  • Configuration matérielle :
    • Ordinateur récent (i5 ou i7)
    • Windows 7 64b
    • Minimum 8Go de mémoire vive
    • Résolution d'affichage minimum 1024x768, recommandée 1920x1080

Contenu

Introduction au cours

Lab 0: Codage de paquets

Solutions PCI Express Xilinx

Connecter la logique à l'interface Core - AXI

Personnalisation du noyau PCIe

Lab 1: Construction du noyau PCIe

Détails sur le formatage des paquets

Simulation d'une conception de système PCIe

Lab 2: Simulation du PCIe Core

Considérations relatives à l'application de point final

PCI Express dans les systèmes embarqués

Lab 3: utilisation du noyau PCI Express dans l'intégrateur IP

Mise au point de l'application: DMA

Configuration de la conception et configuration PCIe

Lab 4: implémentation de la conception PCIe

Applications de port racine

Débogage et conformité

Lab 5: Débogage de la conception PCIe

Interruptions et gestion des erreurs

Moyens Pedagogiques

  • Présentiel
  • Présentation par vidéo projecteur
  • Fourniture d’un support de cours au format papier

Encadrement

  • Formateur agréé XILINX : Ingénieur Electronique et Télécommunication ENSIL
    • Expert FPGA XILINX – Langage VHDL – DSP – Design RTL

Modalités de suivi et appréciation des résultats

  • Fiches de présence émargées
  • Questionnaire d’appréciation
  • Fiche d'évaluation portant sur :
    • Questionnaire technique
    • Résultat des Travaux pratiques
    • Validation des Objectifs