Implémentation de FPGA - Techniques Avancées - ISE®

(ref.002834A)

2 jours

Objectifs

  • Cette formation utilise la suite ISE®/PlanAhead™ et non la suite Vivado™.
  • Cette formation aborde les outils les plus avancés de la suite ISE® et du matériel Xilinx.
    • Implémentation d’un design avec script TCL
    • Contraintes de timing dans le fichier UCF
    • Contraintes de timing pour les IOs en système-synchrone et source-synchrone
    • Création de contraintes de placement régional avec planAhead™
    • Technologies SmartGuide et Partitions
    • Utilisation de FPGA Editor

Partenaires

xilinx atp

Prérequis

  • Connaissance intermédiaire en langage HDL
  • Très bonne expérience avec la suite Xilinx™ ISE® et les FPGAs Xilinx™
  • Formation Optimisation des performances - ISE® (002833A) ou connaissances équivalentes
  • Bonne connaissance des architectures de FPGA Xilinx

Configurations

  • Configuration logicielle :
    • Xilinx™ ISE® Design Suite 14.7 Logic Edition (PlanAhead™ est utilisé durant les exercices)
  • Configuration matérielle :
    • Ordinateur récent (i5 ou i7)
    • Windows XP ou 7
    • Minimum 4Go de mémoire vive
    • Résolution d'affichage minimum 1024x768
  • Pour les formations sur site, prévoir un vidéo projecteur

Contenu

Introduction

  • Exercice : Revue des contraintes de timing

Edition du fichier UCF et syntaxe

  • Contraintes de groupe
  • Contraintes de timing
  • Priorités
  • Contraintes additionnelles
  • Exercice

Contraintes de timing avancées pour les IOs

  • Exercice

Script TCL pour ISE

  • Exercice

Floorplanning (Placement régional)

  • Placement des I/Os
  • Contraintes de placement
  • Exercice

Techniques de préservation

  • Introduction
  • Partitions
  • SmartGuide
  • Exercice

FPGA Editor

  • Exercice

Notes

  • Les supports de cours seront fournis sur papier à chaque participant pendant la formation.