Conception d'un système Logicore PCI-Express

(ref.004552A)

2 jours

Objectifs

  • L’objectif principal de cette formation est de permettre aux stagiaires de mettre en œuvre le LogiCORE PCI-e Xilinx pour réaliser un système à base de PCI-Express.
    • Utilisation de l'IP catalog de Vivado™
    • Simulation et debug
    • Conception d'un endpoint
    • Interface AXI
    • Implémentation au niveau carte
  • L'objectif secondaire est de comprendre les bases du protocol PCI-e

Partenaires

xilinx atp

Prérequis

  • Connaissance de la suite Vivado™
  • Connaissance intermédiaire du langage VHDL
  • Connaissance basique du standard PCI-Express ou connaissances approfondies du standard PCI ou PCI-X

Configurations

  • Configuration logicielle :
    • Xilinx Vivado™ Design Suite 2014.3 Logic Edition
  • Configuration matérielle :
    • Ordinateur récent (i5 ou i7)
    • Windows 7 64b
    • Minimum 8Go de mémoire vive
    • Résolution d'affichage minimum 1024x768, recommandée 1920x1080
  • Pour les formations sur site, prévoir un vidéo projecteur

Contenu

Introduction à l’architecture d’un system PCIe

  • Architecture
  • Les bases du protocole
  • Performance

Résumé du protocole PCIe

  • Types et catégories des transactions
  • Canaux virtuels et contrôle de flux
  • Espaces d’adressage et de configuration
  • Transactions PCIe

Génération du core PCIe

  • Choix du core
  • Espace de configuration
  • Exercice: Configuration du core PCI-e

Simuler un system PCI-e

  • Identifier les points de simulation
  • Méthodes de simulation
  • Concevoir les bancs de test

Connecter la logique au PCI-e core – Interface AXI

  • Introduction au protocole AXI
  • Lien PCI-e et signaux d’interface système
  • Signaux communs pour l’interface de transactions
  • Signaux de l’interface émission
  • Signaux de l’interface réception
  • Signaux de l’interface espace de configuration
  • Signaux de l’interface Couche Physique

Détails sur le format des paquets

  • Format des paquets TLP
  • MemW
  • MemR
  • Cpl/CplD
  • Msg/MsgD

Exercice : Simulation avec un modèle Downstream

Concevoir l’application EndPoint

  • Examen des spécifications
  • Sélection du core PCIe approprié
  • Registres spécifiques
  • Les responsabilités du endpoint

Exercice : modélisation Pseudo-Transactional

Application DMA

Exercice : Implémentation

FPGA Serie-7 : Root Port

  • Root Port
  • Choix du core

Configuration d'un FPGA Serie-7 avec PCIe

  • Configuration Tandem
  • Tandem Prom
  • Tandem PCIe
  • Flow logiciel

Respect de la norme et debug

  • Vivado™ Logic Analyzer et le debug d’un endpoint PCI-e
  • Test de respect de la norme
  • Outils nécessaires

Erreurs et interruptions

  • Les erreurs PCI-e
  • Rapport avancé d’erreurs
  • Interruptions

Notes

  • Les supports de cours seront fournis sur papier à chaque participant pendant la formation.