Environnement et méthodologie avancées de développement SDSoC

(ref.E_ADVSDS)

2 jours - 14 heures

Objectifs

  • Après avoir terminé cette formation complète, vous aurez les compétences nécessaires pour:
    • Améliorer les accès à la mémoire et le taux de transfert de données entre le PS et le PL (optimisation de la macro-architecture)
    • Appliquer les directives HLS pour améliorer les performances des fonctions matérielles (optimisation de la micro-architecture)
    • Créer une bibliothèque C-callable pour les blocs IP écrits dans une langue de description matérielle comme VHDL ou Verilog
    • Remplacer les paramètres par défaut des outils pour améliorer les performances des accélérateurs individuels et du système global
    • Créer une plate-forme personnalisée à l'aide de l'utilitaire SDSoC Platform (sdspfm)
    • Décrire comment la pile de reVISION permet aux utilisateurs de développer rapidement des applications basées sur l'apprentissage machine et la vision par ordinateur avec l'environnement de développement SDx

Partenaires

xilinx atp

Prérequis

  • Connaissance en C ou C++
  • Bonne connaisance des outils Xilinx™ Vivado® HLS, Vivado® Design Suite et SDK
  • Compréhension de l'architecture Zynq®-7000, particulièrement les ports ACP, HP
  • Cours d'environnement et de méthodologie de développement SDSoC

Configurations

  • Configuration logicielle :
    • Xilinx SDx Environment 2017.1
  • Configuration matérielle :
    • Ordinateur récent (i5 ou i7)
    • Windows 7 64b
    • Minimum 8Go de mémoire vive
    • Résolution d'affichage minimum 1024x768, recommandée 1920x1080

Contenu

Optimisation de l'environnement SDSoC

Optimisation de l'accès à la mémoire

Blocage et non-blocage des implémentations dans l'outil SDSoC

Mise en œuvre d'accélérateurs multiples dans l'outil SDSoC

Principes fondamentaux de l'outil Vivado HLS

Exploration de conception avec des directives (Pragmas)

Pipeline pour la performance: PIPELINE

Pipeline pour la performance: DATAFLOW

Optimisation des structures de performance

Bibliothèque IP C-Callable

Création de plate-forme SDSoC

Optimisation du design

ReVISION Stack

Moyens Pedagogiques

  • Présentiel
  • Présentation par vidéo projecteur
  • Fourniture d’un support de cours au format papier

Encadrement

  • Formateur agréé XILINX : Ingénieur Electronique et Télécommunication ENSIL
    • Expert FPGA XILINX – Langage VHDL – DSP – Design RTL

Modalités de suivi et appréciation des résultats

  • Fiches de présence émargées
  • Questionnaire d’appréciation
  • Fiche d'évaluation portant sur :
    • Questionnaire technique
    • Résultat des Travaux pratiques
    • Validation des Objectifs
  • Remise d'une attestation avec évaluation des acquis

Publics Concernés

  • Techniciens et Ingénieurs en électronique numérique