Environnement et méthodologie de développement SDSoC

(ref.E_SDSOC)

1 jour - 7 heures

Objectifs

  • Après avoir terminé cette formation complète, vous aurez les compétences nécessaires pour:
    • Identifier les fonctions candidates à l'accélération matérielle en utilisant l'outil de profilage (TCF)
    • Utiliser les capacités de debug système pour analyser le déroulement du programme, examiner la mémoire et les variables
    • Déplacer les fonctions logicielles dans le matériel et estimer les gains de performance sur la fonction et au niveau système
    • Définir les options pour améliorer les performances d'un accélérateur et sur l'ensemble du système

Partenaires

xilinx atp

Prérequis

  • Connaissance en C ou C++
  • Bonne connaisance des outils Xilinx™ Vivado® HLS, Vivado® Design Suite et SDK
  • Compréhension de l'architecture Zynq®-7000, particulièrement les ports ACP, HP

Configurations

  • Configuration logicielle :
    • Xilinx SDx Environment 2016.3
  • Configuration matérielle :
    • Ordinateur récent (i5 ou i7)
    • Windows 7 64b
    • Minimum 8Go de mémoire vive
    • Résolution d'affichage minimum 1024x768, recommandée 1920x1080

Contenu

Introduction

Flow SDSoC {Lecture, Lab}

Bonnes Pratiques {Théorie}

Profiling {Lecture, Lab}

Debug {Lecture, Lab}

Estimation des performances {Lecture, Lab}

Appels bloquants et non bloquants de l'accélérateur {Lecture, Lab}

Accélérateurs multiples {Lecture, Lab}

Moyens Pedagogiques

  • Présentiel
  • Présentation par vidéo projecteur
  • Fourniture d’un support de cours au format papier

Encadrement

  • Formateur agréé XILINX : Ingénieur Electronique et Télécommunication ENSIL
    • Expert FPGA XILINX – Langage VHDL – DSP – Design RTL

Modalités de suivi et appréciation des résultats

  • Fiches de présence émargées
  • Questionnaire d’appréciation
  • Fiche d'évaluation portant sur :
    • Questionnaire technique
    • Résultat des Travaux pratiques
    • Validation des Objectifs