Conception avec les I/O Multi-Gigabit Séries

(ref.C_MGT)

3 jours - 21 heures

Objectifs

  • Après avoir terminé cette formation complète, vous aurez les compétences nécessaires pour:
    • Décrire et utiliser les ports et les attributs des émetteurs-récepteurs série dans les FPGA de la série 7
    • Utiliser efficacement les fonctions suivantes des émetteurs-récepteurs Gigabit:
      • 8B / 10B et d'autres codage / décodage, détection de comma, correction d'horloge et liaison de canal
      • Pré-accentuation et égalisation linéaire
    • Utiliser l'assistant Transceivers FPGA 7 Series pour créer des primitives GT dans une conception
    • Accéder au matériel de référence approprié pour les problèmes de conception de la carte impliquant l'alimentation, l'horloge de référence et le traçage

Partenaires

xilinx atp

Prérequis

  • L'expérience Verilog ou VHDL (ou le cours Designing Verilog ou Designing VHDL)
  • Connaissance de la conception logique (machines d'état et conception synchrone)
  • La connaissance de base de l'architecture FPGA et des outils de mise en œuvre Xilinx est utile
  • La familiarité avec les bases de base d'E / S série et les normes E / S en série haute vitesse est également utile

Configurations

  • Configuration logicielle :
    • Xilinx Vivado™ Logic Edition 2015.1
  • Configuration matérielle :
    • Ordinateur récent (i5 ou i7)
    • Windows 7 64b
    • Minimum 8Go de mémoire vive
    • Résolution d'affichage minimum 1024x768, recommandée 1920x1080

Contenu

Introduction

Aperçu des Familles Xilinx Série-7

Introduction sur les transceivers (Série-7)

Horloge et Resets des transceivers

Encodage et décodage 8B/10B

  • Exercice : Disparité et bypass du bloc 8B/10B

Comma et détection de comma

  • Exercice : Alignement des données

Buffer élastique en réception et correction d’horloge

  • Exercice : Correction d’horloge

Channel Bonding

  • Exercice : channel bonding

Transceivers Wizard

  • Exercice : Génération d’un core

Simulation des transceivers

  • Exercice

Implémentation des transceivers

  • Exercice

Physical Media Attachments (PMA)

L’encodage 64b/66b et la GearBox

  • Exercice

Conception des cartes avec transceivers

Test et Debug des transceivers

  • Exercice : debug
  • Exercice : Utilisation d’IBERT

Exemples d’applications des transceivers

Moyens Pedagogiques

  • Présentiel
  • Présentation par vidéo projecteur
  • Fourniture d’un support de cours au format papier

Encadrement

  • Formateur agréé XILINX : Ingénieur Electronique et Télécommunication ENSIL
    • Expert FPGA XILINX – Langage VHDL – DSP – Design RTL

Modalités de suivi et appréciation des résultats

  • Fiches de présence émargées
  • Questionnaire d’appréciation
  • Fiche d'évaluation portant sur :
    • Questionnaire technique
    • Résultat des Travaux pratiques
    • Validation des Objectifs