ARM Cortex A53 - Conception système

(ref.005011A)

4 jours - 28 heures

Objectifs

  • Cette formation traite en détails les particularités des cœurs ARM, aussi bien logiciel que matériel dans le but de facilité la mise en oeuvre de cœurs Cortex-A53.
  • Elle est destiné aux :
    • Ingénieurs logiciel qui veulent non seulement obtenir des détails sur la façon d’écrire un logiciel pour processeur ARM Cortex-A53, mais qui souhaitent également comprendre l’implémentation matériel des cœurs au sein d’un microcontrôleur
    • Ingénieurs matériel qui ont besoin de comprendre comment concevoir des systèmes basés sur ARM Cortex-A53 mais également être capable de comprendre les bases de la programmation logicielle sur ces plates-formes

Partenaires

ARM ATC

Contenu

Cortex-A53 introduction

New features in Cortex-A53

Architecture versions

Privilege levels

AArch64 registers

A64 instruction set

AArch64 exception model

AArch64 memory model

Register set

Load/Store instructions

Data processing instructions

Program flow instructions

System control

Advanced SIMD

Cryptographic extensions

The AArch64 exception model

Interrupts

Synchronous exceptions

SError exceptions

Exceptions in EL2 and EL3

Memory management theory

Stage 1 translations at EL 1/0

  • Kernel/application space translation tables

translations at EL2/EL3

  • Stage 1 tables for hypervisor/secure exception levels
  • Stage 2 tables for virtualized systems

TLB maintenance

Types

Attributes

Alignment & endianess

General cache information

Cache attributes

Cache maintenance operations

Cache discovery

Data barriers

Instruction barriers

Synchronisation in ARMv8-A

Local and Global exclusive monitors

Introduction to coherency

Coherency details - multi-core processors

Coherency details - multi-processor systems

Context switching

Modifying translation tables

Privilege escalation protections

Timers

Booting a Cortex-A5x processor in AArch64

Processor setup

Power overview

Processor Power Modes

Multiprocessor and System Power Mode

Cortex-A5 and Cortex-A9 Power Mode

What is virtualization ?

ARM virtualization support

  • Memory management
  • Exception handling

Introduction to SMMU

Software stack

Memory system

Debug

TBSA (Trusted Base System Architecture)

Distributor and CPU interfaces

How to enable and configure interrupts

How to handle interrupts

How to send software interrupts

Security extensions

Debug infrastructure

Invasive debug

Non-invasive debug